AMDの本能MI300XとNvidiaのB200 GPUは非常に大きいと思いますか？TSMCは最近、北米のテクノロジーセミナーで、Cowosパッケージテクノロジーの新しいバージョンを開発していることを発表しました。これにより、システムレベルパッケージング（SIP）のサイズが2回以上増加します。OEMファクトリーは、これらが120x120mmの巨大なパッケージを使用し、数キロワットの電力を消費すると予測しています。
COWOSの最新バージョンにより、TSMCは、視鏡（またはマスク、858平方ミリメートル）の約3.3倍のシリコン中間層を製造できます。したがって、ロジック、8 HBM3/HBM3Eメモリスタック、I/O、およびその他の小さなチップ（キプレット）は、最大2831平方ミリメートルを占める可能性があります。最大基板サイズは80 x 80ミリメートルです。AMDの本能MI300XとNVIDIAのB200はどちらもこの技術を使用していますが、NVIDIAのB200チップはAMDのMI300Xよりも大きいです。
次世代のCowoSLは2026年に生産に導入され、マスクのサイズの約5.5倍の中間層を達成することができます（昨年発表された6倍のマスクサイズほど印象的ではないかもしれません）。これは、4719平方ミリメートルがロジック、最大12 HBMメモリスタック、およびその他の小さなチップに利用できることを意味します。このタイプのSIPには大きな基板が必要であり、TSMCのスライドによると、100x100ミリメートルを検討しています。したがって、このようなチップはOAMモジュールを使用できません。
TSMCはそこで止まりません。2027年までに、Cowos Technologyの新しいバージョンがあり、中間層のサイズがマスクのサイズの8倍以上になり、チップレット用の6864平方ミリメートルのスペースを提供します。TSMCの提案されたデザインの1つは、12のHBM4メモリスタックと追加のI/Oチップと組み合わせた4つの積み重ねられた統合システムチップ（SOIC）に依存しています。そのような巨人は間違いなく膨大な量の力を消費します - ここで説明するものはいくつかのキロワットであり、非常に複雑な冷却技術が必要です。TSMCは、このタイプのソリューションが120x120mm基板を使用することも期待しています。
興味深いことに、今年の初めに、Broadcomは2つのロジックチップと12 HBMメモリスタックを備えたカスタムAIチップを紹介しました。この製品の特定の仕様はありませんが、TSMCの2027年の計画ほど大きくはありませんが、AMDの本能MI300XおよびNVIDIAのB200よりも大きく見えます。
